HF-SSTC～前段MOS-FETの選択ミス

前段のMOS-FET増幅部を作ってみたが、MOS-FETの選択でみごとに失敗してしまった。

先日買った東芝製の2SK2399で、回路を設計して確認したところ、MOS-FETが２周期に１回の割合でON/OFFを行っていた。

なぜ、こうなるのか分からなくてコイルの巻き数を変更してみたり、コンデンサを増やしたり減らしたりと、パラメータを変えてみたのだが、ほとんど変化が見られなかった。

おかしいなぁと思ってあれこれ調べていたら、このMOS-FETのターンオフ時間が、なんと195nsだったのだ。

4MHzの周期が250nsなので、完全にOFFとなる前に次のONに入ってしまう。

手本としている回路で使われているMOS-FET（IRF520）は、ターンオフ時間が32nsととても短いことが分かった。

E級動作させるためには、こういう要素も重要なポイントなんだということをひとつ勉強させてもらった。

左の画像、上がゲート～GND間電圧 ５V/DIV、真ん中がドレイン電流 500mA/DIV、下がドレイン～GND間電圧 50V/DIV。

下のドレイン電圧が１つおきに出ているので、実質2MHzで動かしているのと同じ状態。


実験中の回路図。

トロ活を読み進めて、MOS-FETの出力側の設計が少し理解できるようになってきたように思う。

MOS-FETのすぐ後ろに電源側に入れたコイルとMOS-FETの出力容量Cossとで共振回路を構成し、その次にコンデンサと空芯コイルでLマッチ（ローパス）を構成している。そして、カップリングコンデンサとトランスコイルでLマッチ（ハイパス）。

共振回路の入力側をインピーダンスR=∞とし、ハイパスの出力側をＲ＝5Ω。
出力側のインピーダンスは、出力を10WとしてP=(Vcc-Vsat)/2Rから求めた値。パワーアンプはこのような設計で良いらしい。

共振回路の共振周波数ｆ=4MHz、Q=5とした。Coss=190pFから、損失抵抗R=５９００Ω、RFC=8.33uHを算出。
ローパス回路は設計周波数を4MHz、Q=1としてLとCを算出。
ハイパスはL=5.5uH、Q=1で計算した結果、f=144kHzになっている。ここはDC成分を通さないことが目的なので、これで良しとした。

最後尾のトランスにはダミー負荷として、コンデンサ4200pFをつけた。これは、MOS-FET（IRFP460）のゲート容量Ciss と同じ値。

ちなみに、このIRFP460のターンオフ時間は、平均85ns、最大でも130nsなので問題なさそう。


最後にIRF520を購入することにした。